Em muitos sistemas CAD, a fiação é baseada na decisão do sistema de rede. A grade é muito densa, o caminho é aumentado, mas o passo é muito pequeno, a quantidade de dados no campo da figura é muito grande, o que certamente terá maiores requisitos de espaço de armazenamento do equipamento, mas também o objeto de os produtos eletrônicos da classe informática têm um grande impacto na velocidade da computação. E alguns dos caminhos são inválidos, como a almofada ocupada pela perna do componente ou pelo orifício de instalação, seus orifícios fixos ocupados pelo. A grade é muito escassa, muito pouco acesso ao tecido através da taxa de grande impacto. Portanto, deve haver um sistema de grade razoável para apoiar o processo de fiação.
A distância entre as duas pernas dos componentes padrão é {{0}},1 polegada (2,54 mm), então a base do sistema de grade é geralmente definida em 0,1 polegada (2,54 mm) ) ou um múltiplo inteiro menor que {{10}},1 polegada, como: 00,05 polegada, 0,025 polegada, 0,02 polegada etc.
Após a conclusão do projeto da fiação, o projeto da fiação precisa ser cuidadosamente verificado para ver se está em conformidade com as regras definidas pelo projetista e também para confirmar se as regras definidas atendem às necessidades do processo de produção da placa de circuito impresso, geralmente verificando os seguintes aspectos.
uma. Linha e linha, almofadas de linha e componente, linha e orifício de passagem, almofadas de componente e orifício de passagem, a distância entre o orifício de passagem e o orifício de passagem é razoável, seja para atender aos requisitos de produção.
b. Se a largura das linhas de energia e terra são apropriadas, e se as linhas de energia e terra estão firmemente acopladas (baixa impedância de onda)? Se ainda há lugares no PCB onde a linha de terra pode ser alargada.
c. para as linhas de sinal críticas são tomadas as melhores medidas, como o menor comprimento, adicionar linhas de proteção, linhas de entrada e saída são claramente separadas.
d. Partes de circuitos analógicos e digitais, se houver seu próprio aterramento independente.
e. Após a adição de gráficos no PCB (como ícones, etiquetas de notas) se o sinal causará um curto-circuito.
f. Modificação de algumas formas de linha indesejáveis.
g. Se o PCB é adicionado à linha de processo? Se a resistência de solda atende aos requisitos do processo de produção, se o tamanho da resistência de solda é apropriado, se a marca de caractere é pressionada nas almofadas do dispositivo, para não afetar a qualidade da instalação elétrica.
h. A placa multicamada na camada de aterramento de energia da borda externa do quadro é estreitada, como a camada de aterramento de energia da folha de cobre exposta fora da placa é fácil de causar um curto-circuito.
uma. Para corrente de alta frequência, quando o canto do fio apresenta um ângulo reto ou mesmo um ângulo agudo, na parte próxima ao canto, a densidade de fluxo magnético e a força do campo elétrico são maiores, irradiarão ondas eletromagnéticas mais fortes, e a indutância aqui será maior, a resistência indutiva também será maior que os cantos obtusos ou arredondados.
b. Para a fiação do barramento de circuitos digitais, os cantos da fiação mostram cantos obtusos ou arredondados, e a área ocupada pela fiação é relativamente pequena. Sob as mesmas condições de espaçamento entre linhas, a largura total ocupada pelo espaçamento entre linhas é 0,3 vezes menor que a de uma dobra em ângulo reto.
uma. Relógio, reset, mais de 100M de sinais e alguns sinais de barramento chave e outra fiação de linha de sinal devem atender ao princípio de 3W, a mesma camada e camadas adjacentes sem linha de caminhada plana mais longa e o link na perfuração o mínimo possível.
b. O número de sinais de alta velocidade através do problema do furo, algumas diretrizes do dispositivo sobre o número de sinais de alta velocidade através dos requisitos do furo são geralmente mais rigorosas, consultar o princípio da interconexão é, além do fanout necessário do pino através do furo, é estritamente proibido jogar o buraco extra na camada interna, eles colocaram 8G PCIE 3.0 alinhamento, também jogou 4 buracos, não há problema.
c. O mesmo clock de camada e distância do centro do sinal de alta velocidade para atender estritamente a 3H (H para a camada de alinhamento para o espaçamento do plano de refluxo); camadas adjacentes de sinais são estritamente proibidas de se sobrepor, recomenda-se que também atendam ao princípio de 3H, no crosstalk acima, existem ferramentas para verificar o.
